DDR SDRAM

Modul de memorie PC2700 1GB DDR SDRAM

DDR SDRAM , un acronim pentru Double Data Rate Synchronous Dynamic Random Access Memory , este un tip de memorie RAM pe circuite integrate utilizate în computere .

Caracteristici

Compararea diferitelor amintiri DDR

În amintirile DDR, datele sunt transmise atât pe marginile ascendente cât și descendente ale semnalului de ceas ; prin urmare, este posibil să dublăm viteza de transfer în comparație cu SDRAM fără a crește frecvența ceasului din memoria sau a magistralei . Deoarece datele sunt transferate 8 octeți la un moment dat (magistrala este întotdeauna pe 64 de biți ) o memorie RAM DDR permite o viteză maximă teoretică de transfer $V_{T}$ ${\ displaystyle V_ {T}}$ $V_T$ din:

V_{T}

{\ displaystyle V_ {T}}

V_T

=

B_{M}

{\ displaystyle B_ {M}}

{\ displaystyle B_ {M}}

· 2 · 8

unde este $B_{M}$ ${\ displaystyle B_ {M}}$ ${\ displaystyle B_ {M}}$ este viteza de ceas a magistralei de memorie, 2 este numărul de trimiteri pe ciclu de ceas, 8 este numărul de octeți transferați cu fiecare trimitere. Deci, cu o rată de ceas de 100 MHz, o SDRAM DDR oferă o rată de transfer maximă de 1600 MB / s .

În realitate, situația este mai complexă, deoarece viteza de transfer este mult influențată de fenomenele de latență, care apar în timpul operațiilor de citire / scriere și care depind strict de tipul și calitatea cipului, precum și de frecvența de funcționare. Pentru a cuantifica aceste fenomene, fiecare banc de memorie este asociat cu timpi caracteristici numiți timings, măsurați în unități de cicluri de ceas: valori mai mici corespund performanțelor mai bune, cu aceeași frecvență.

Cele mai importante timing-uri sunt:

CAS Latency Time (tCl) : în timpul unei operații de citire, reprezintă intervalul de timp dintre momentul în care comanda de citire ajunge la o anumită celulă de memorie și cea în care începe transferul de date; numele se datorează faptului că, pentru a identifica celula de memorie, adresa coloanei este întotdeauna selectată ultima (prin intermediul semnalului CAS), după adresa rândului. Pentru memoria DDR-400 (vezi următoarea clasificare) tCl este în general între 2 și 3 cicluri de ceas, ceea ce corespunde 12-17 nsec.
Timp de întârziere RAS la CAS (tRCD) : constituie intervalul de timp care trece între activarea rândului și a coloanei care identifică celula de memorie în care datele trebuie citite sau scrise, adică întârzierea semnalului CAS în raport cu RAS semnal; este de obicei între 3 și 4 cicluri de ceas.
RAS Precharge Time (tRP) : Timpul de preîncărcare RAS este cantitatea de timp necesară DDR SDRAM pentru a citi linia corectă de cod după o citire defectă a codului.
Întârziere Active-to-Precharge (tRAS) - acest tip de latență se referă, de fapt, la diferiții pași în care poate fi împărțit procesul de acces la memorie, iar numărul său indică numărul minim de cicluri dintre comanda „activă” și „preîncărcare”.
Row Cycle Time (tRC) : este intervalul de timp care trece între activarea consecutivă a 2 rânduri de memorie ale aceluiași banc; de obicei este între 6 și 9 cicluri de ceas.

La acești parametri, care sunt stabiliți de producător și stocați în SPD , se adaugă alții, care privesc latențele în funcție de operațiunile interfeței dintre memorii și restul sistemului; dintre acestea din urmă menționăm:

Rată de comandă : este intervalul de timp dintre 2 comenzi consecutive date cipului de memorie; de obicei poate valora 1 sau 2 cicluri de ceas. De asemenea, este definit ca timpul care trebuie să treacă între semnalul de selectare a cipului și începutul comenzilor de selectare (rând și coloană) / citire / scriere.
Dram Idle Timer : constituie timpul pe care trebuie să-l aștepte memoria înainte de a începe să execute comanda dată.

Specificații

Standard JEDEC

JEDEC a stabilit standarde și specificații pentru DDR SDRAM ^[1] ; acestea sunt împărțite în două părți: primele specificații sunt pentru cipurile de memorie și a doua sunt pentru băncile de memorie. Dimensiunile modulelor de memorie DDR SDRAM sunt, de asemenea, standardizate de JEDEC.

Standard	Modul	Frecvența ceasului (MHz)	Frecvența magistralei I / O (MHz)	Rata de transfer (MT / s)	Lățime de bandă maximă pe canal (MB / s)
DDR-200	PC-1600	100	100	200	1 600
DDR-266	PC-2100	133	133	266	2 133
DDR-333	PC-2700	166	166	333	2 667
DDR-400	PC-3200	200	200	400	3 200

Specificații neconforme cu standardul JEDEC

Specificațiile intermediare sau mai mari decât standardele JEDEC sunt optimizări ale producătorilor care utilizează cipuri standard cu tensiuni mai mari; sub tabel cu specificații non-standard:

Standard	Modul	Frecvența ceasului (MHz)	Frecvența magistralei I / O (MHz)	Rata de transfer (MT / s)	Lățime de bandă maximă pe canal (MB / s)
DDR-300	PC-2400	150	150	300	2 400
DDR-433	PC-3500	217	217	433	3 467
DDR-466	PC-3700	233	233	466	3 733
DDR-500	PC-4000	250	250	500	4 000
DDR-550	PC-4400	275	275	550	4 400
DDR-600	PC-4800	300	300	600	4 800

Arhitectură

Nu există nicio diferență arhitecturală între DDR SDRAM pentru diferite viteze de ceas, cum ar fi PC-1600 (proiectat pentru 100 MHz) și PC2100 (proiectat să ruleze la 133 MHz). Abrevierea indică pur și simplu viteza la care acel cip este garantat să funcționeze. Deci, o DDR SDRAM poate fi rulată la viteze mai mici decât cea pentru care a fost proiectat ( underclocking ) sau la viteze mai mari ( overclocking ), dar overclocking-ul se poate face numai cu o memorie adecvată de înaltă calitate și bine informată.

DDR SDRAM DIMM - urile au 184 pini (comparativ cu 168 pentru SDRAM) și pot fi recunoscute de DIMM-urile SDRAM după numărul de crestături: DDR SDRAM au unul, SDRAM două sau trei. Memoriile DDR funcționează cu o tensiune de 2,5 V , față de 3,3 V pentru SDRAM, ceea ce poate reduce semnificativ consumul de energie.

Unele chipset-uri noi folosesc aceste memorii în configurații dual channel sau quad channel, care dublează sau cvadruplează lățimea de bandă teoretică. În configurațiile cu două canale se recomandă utilizarea unei perechi de bănci de memorie de același tip pentru a optimiza performanța. Modulele în perechi trebuie să aibă aceeași dimensiune, viteză și timpi de latență pentru a permite chipset - ului să acceseze cu eficiență maximă.

Istorie

Între începutul anului 1996 și iunie 2000, JEDEC a dezvoltat specificația DDR SDRAM (JESD79) ^[2] , pentru a oferi o îmbunătățire semnificativă pentru sistemele care necesită o lățime de bandă mai mare. În 2003, specificațiile pentru memoria DDR2 SDRAM (JESD79-2) au fost finalizate, oferind lățime de bandă de până la 800Mb / s, dublă față de DDR SDRAM. În timpul dezvoltării standardelor DDR și DDR2 SDRAM, inginerii s-au îndreptat mai mult către gestionarea temporizărilor generale ale sistemului, abordând astfel domeniile critice care i-au limitat performanța. Lățimea de bandă a fost astfel îmbunătățită, evitând în același timp frecvențe de ceas mai mari, dar profitând la maximum de funcționarea ciclului de ceas.

Mai târziu, standardul DDR a fost înlocuit cu standardele DDR-II și DDR-III , care adoptă unele modificări pentru a permite rate de ceas tampon I / O mai mari, dar funcționează pe același principiu Double Data Rate și cu cipuri de memorie de la frecvențe de operare neschimbate. În 2012 , anul programat pentru debutul lor, au fost comercializate primele exemple ale standardului DDR4 ^[3] .