Celula corpului plutitor
Acest articol sau secțiune referitoare la memoriile computerului nu menționează sursele necesare sau cei prezenți sunt insuficienți . |
Denumirea Floating Body Cell (adesea prescurtată în FBC ) indică un anumit tip de memorie de calculator dezvoltată din 2006 de Intel .
Obiectivele CBF-urilor
Scopul principal al dezvoltării acestui nou tip de memorie este de a putea în viitor să înlocuiască actuala tehnologie SRAM în crearea cache-urilor CPU . Memoria cache integrată în procesoare este utilizată pentru a păstra date care trebuie accesate frecvent, astfel încât aceste date să poată fi puse la dispoziția CPU cât mai repede posibil, fără a fi nevoie să așteptați timpul de încărcare lung necesar pentru a recupera datele stocate pe alte dispozitive de stocare precum RAM sau hard disk . Evoluția constantă a proceselor de producție tinde să crească treptat dimensiunea memoriilor cache integrate în procesoarele moderne și, prin urmare, este clar cum o densitate mai mare a memoriei ar aduce avantaje interesante.
În acest moment, memoriile cache sunt realizate folosind tehnologia SRAM care, în ciuda faptului că este foarte rapidă și nu este foarte solicitantă din punct de vedere energetic, necesită până la 6 tranzistoare pentru fiecare bit de informații, spre deosebire, de exemplu, de RAM-urile comune care necesită doar 1 tranzistor pentru fiecare bit și, prin urmare, sunt decisiv mai ieftin de realizat, deși mai puțin rapid și cu necesitatea de a-și actualiza starea la fiecare ciclu de ceas.
Obiectivul FBC-urilor este, prin urmare, de a combina avantajele celor 2 tehnologii, obținând memorii în care fiecare bit este realizat cu ajutorul unui singur tranzistor, dar capabil să mențină starea informațiilor fără a necesita actualizarea și menținerea performanței comunului unele. SRAM; este, prin urmare, un obiectiv foarte ambițios.
Principiile de funcționare
Principiul pe care se bazează amintirile cu celule de corp plutitoare asigură conservarea unei sarcini electrice într-o celulă de memorie interpusă între un strat de silicon pe izolator (SOI) și o „poartă” a unui tranzistor. Datorită rafinării proceselor de producție, Intel a reușit să creeze, la mijlocul anului 2008 , un prototip care utilizează un condensator pentru fiecare bit, cu tensiuni pe ambele părți pentru a stoca încărcătura, constând dintr-o poartă metalică de 45 nm (conform noii tehnici dezvoltate de Intel însuși pentru acest nou proces de producție, bazat pe o izolație constantă k înaltă, așa-numitele "dielectrice high-k" și porți metalice) și poziționarea celulei de memorie între aceasta și un substrat SOI de joasă tensiune de doar 22 nm grosime . Compania a realizat dispozitive cu o lungime a porții de 30nm, dar unele simulări la 15 și 10nm au fost efectuate cu succes.
Memoriile FBC sunt totuși în prezent mai lente decât memoria SRAM, dar sunt mai puțin costisitoare de produs. Posibilitatea de a utiliza un singur tranzistor pentru fiecare bit de informații permite, de asemenea, să se realizeze densități mari de memorie, permițând în viitor să creeze procesoare cu cantități mari de memorie cache integrată.
Cu toate acestea, Intel nu a dezvăluit nicio perspectivă specială de utilizare pentru acest nou tip de memorie, specificând că înainte de a ajunge la faza de implementare și integrare într-un cip este necesar să se confrunte cu o serie de probleme: în prezent, de fapt, cele mai răspândite implementări SOI necesită un substrat mai gros decât cel utilizat pentru realizarea prototipului Intel și pentru procesele de producție actuale, nu este încă posibil să se facă un singur cip cu substraturi de diferite grosimi. Sosirea tehnologiei „45nm High-k + Metal Gate Strain-Enhanced” pentru tranzistoare este așteptată în curând, ceea ce va permite companiei să obțină performanțe și eficiență energetică mai bune.