PA-RISC

Microprocesor HP PA-RISC 7300LC

PA-RISC este o arhitectură cu microprocesor dezvoltată de Hewlett-Packard Systems și VLSI Technology Operation . După cum se indică prin nume, procesorul implementează o arhitectură RISC ( R educated I nstruction S et C omputing ), în timp ce literele PA indică Precision Architecture . Arhitectura este adesea denumit simplu HP / PA pentru H ewlett P ackard P recision A rchitecture. PA este considerat de unii acronimul din Palo Alto , orașul în care se află sediul HP.

Descriere

La sfârșitul anilor 1980, HP a produs patru familii de computere bazate pe procesoare CISC . Prima linie se numea Vectra Series și se baza pe procesoare Intel 80286 . Cea de-a doua linie numită HP Series 300 folosea procesorul Motorola 68000 ( seria HP Apollo 400 bazată pe Motorola 68000 a fost adăugată în 1990 când HP a achiziționat computerul Apollo ). Cealaltă serie a fost linia 200 bazată pe cipul personalizat de siliciu pe safir (SOS). Cipurile SOS au fost folosite și de linia HP 3000 pe 16 biți. Ultima linie a fost HP 9000 Series 500 (16 și 32 biți) bazată pe procesoarele FOCUS . HP a decis să dezvolte arhitectura PA-RISC pentru a muta toate liniile non-intel pe o singură platformă bazată pe cipul RISC.

Primele cipuri PA-RISC au arhitectura pe 32 de biți. Cipul a fost utilizat în seria HP 3000 introdusă la sfârșitul anilor 1980. Mașinile 930 și 950 erau cunoscute în mod obișnuit sub numele Spectrum , denumirea de cod folosită în timpul dezvoltării lor. Mașinile foloseau sistemul de operare MPE / iX . La scurt timp după ce mașinile din seria HP 9000 au fost actualizate cu procesoare PA-RISC, mașinile folosesc sistemul de operare HP-UX , o versiune a sistemului de operare UNIX deținut de HP.

Alte sisteme disponibile pentru cipurile PA-RISC sunt Linux , OpenBSD , NetBSD , NEXTSTEP și o versiune de Windows NT care nu a fost lansată spre vânzare.

O caracteristică interesantă a cipurilor PA-RISC este că, în general, aceste cipuri nu au cache de nivel secundar. Aceste procesoare au de obicei un cache mare (uneori extern) de primul nivel conectat la procesor printr-o magistrală dedicată. Doar PA-7100LC, PA-7300LC, PA-8800 și PA-8900 sunt echipate cu cache de nivel secundar. O altă inovație a acestei arhitecturi a fost introducerea instrucțiunilor multimedia SIMD numite MAX . Această extensie a fost introdusă în procesorul PA-7100LC.

Proiectul a fost actualizat în 1996 cu prezentarea arhitecturii PA.RISC 2.0, o arhitectură totală pe 64 de biți. Primul procesor al acestei familii a fost PA-8000, un cip cu zece unități funcționale și conducte agresive. O altă modificare a fost împărțirea cache-ului de instrucțiuni în două cache-uri, una pentru instrucțiuni rapid completabile și a doua pentru instrucțiuni care au durat mai mult. PA-8200 a fost introdus în 1997 și a diferit de PA-8000 în prezența unui sistem mai bun de predicție a ramurilor , pentru un TLB rapid și pentru un cache mai mare și mai rapid.

PA-8500 a inclus cache-ul în procesor, cache-ul a fost de 1,5 MB și a fost de nivel superior. Această îmbunătățire a făcut procesorul foarte rapid (pentru timp). A fost adăugată o magistrală de înaltă performanță pentru gestionarea memoriei DDR , care a oferit o lățime de bandă teoretică maximă de 2 GB / s. Tabelul de sărituri a fost dublat la 2048 de elemente, iar tamponul de traducere a fost mărit de la 120 la 160 de elemente.

8600 a fost în esență o frecvență mai mare 8500 cu manipularea cache-ului de instrucțiuni pseudo-LRU. 8700 era în esență un 8600 cu frecvență mai mare, cu un cache de primul nivel de 2,25 MB. Procesorul a introdus, de asemenea, gestionarea pseudo-LRU a cache-ului de date și capacitatea de a preîncărca date. Rețineți că latența relativ mare a memoriei cache de nivel superior ar putea fi un blocaj. Cu toate acestea, dimensiunea mare a cache-ului a compensat latența ridicată.

PA-8800 (denumit în cod Mako) conținea două procesoare independente pe un singur cip. Fiecare IC a format un sistem SMP bidirecțional. Fiecare procesor avea o memorie cache de primul nivel de 1,5 MB și suporta o memorie cache de nivel secundar opțională de 32 MB pe cipuri separate. Magistrala de sistem a fost înlocuită de magistrala ZX1 de 6,4 GB / s, o magistrală performantă care a permis dezvoltarea de servere cu arhitecturi PA-RISC sau Itanium cu modificări minore.

PA-8900 a fost similar cu PA-8800, dar a fost echipat cu un cache L2 de 64 MB partajat rapid. Nucleul a suferit îmbunătățiri minore, cum ar fi o mai bună gestionare a conflictelor cache și detectarea erorilor. Cu toate acestea, nu era un nucleu 8800 micșorat așa cum se credea inițial. Este cel mai recent procesor al familiei PA-RISC.

Designul seriei 8000 nu a suferit modificări radicale de la PA 8000 încoace. Fiecare generație s-a concentrat pe creșterea frecvenței de operare și integrarea unui cache mai mare. Cea mai semnificativă schimbare a fost introducerea a două nuclee într-un singur cip. Ca și în cazul arhitecturii MIPS , arhitectura PA-RISC pentru mașinile server ajunge, de asemenea, la sfârșitul vieții sale comerciale.

Modele

linkuri externe

• ( RO ) Documentația HP Arhivat la 12 februarie 2007 la Internet Archive . - pagina jos pentru PA-RISC, PDF-uri disponibile pentru Arhitectură.
• ( RO ) OpenPA.net Informații complete despre cip PA-RISC și informații despre computer.
• (RO) PA-RISC Linux Homepage pentru portul PA-RISC Linux.
• ( EN ) The1 shells Acces gratuit la shell la un sistem Debian Linux PA-RISC.
• ( RO ) Câteva cuvinte despre HP 9000 bazat pe PA-RISC, tehnologia sa unică de recuperare a culorii HP și NEXTSTEP

V · D · M Arhitecturi RISC
AMD AM29000 · ARM · Atmel AVR · Blackfin · Clipper · DEC Alpha · DEC PRISM · EPI · MIPS · HP PA-RISC · SPARC · SuperH · IBM 801 · Intel i860 · Intel i960 · Motorola 88000 · Nios II · MicroBlaze · picoblaze · Putere · LatticeMico32 · XAP

Portal IT : accesați intrările Wikipedia care se ocupă cu IT