Aproximare succesivă ADC

De la Wikipedia, enciclopedia liberă.
Salt la navigare Salt la căutare

O aproximare succesivă ADC este un circuit electronic pentru conversie analog-digital . Acest tip de circuit efectuează conversia pe baza unui mecanism de căutare dihotomică prin toate nivelurile de cuantificare posibile până când se determină valoarea finală a conversiei.

Diagramă bloc

Diagrama blocului ADC de aproximare ulterioară

Abrevieri

  • DAC = convertor digital-analog
  • EOC = Sfârșitul conversiei
  • SAR = registru de aproximare succesiv
  • S / H = proba de probă și circuit de menținere
  • V in = tensiunea de intrare
  • V ref = tensiunea de referință

Algoritm

Convertorul analog-digital cu aproximare succesivă constă de obicei din patru subcircuite principale:

  1. Un circuit de eșantionare și reținere pentru achiziționarea tensiunii de intrare (V in ).
  2. O tensiune comparator care compară tensiunea V cu datele de ieșire ale DAC și transmite rezultatul la registrul aproximări succesive (SAR) .
  3. Un registru de aproximare succesiv conceput pentru a transmite un cod digital aproximativ al V in la DAC intern.
  4. Un DAC intern a cărui ieșire revine la comparator cu un semnal analog echivalent cu codul de ieșire digitală al SAR pentru a fi comparat cu V in .

Registrul de aproximare succesiv este inițializat astfel încât bitul cel mai semnificativ să fie egal cu valoarea digitală 1. Acest cod este trimis către DAC, care apoi trimite un semnal analog echivalent cu valoarea digitală (V ref / 2) din interiorul comparatorului pentru a compara cu proba de tensiune la intrare. Dacă acest semnal analogic este mai mare decât V în, atunci bitului i se va atribui valoarea 0, altfel bitul va fi lăsat la 1. Procedura este apoi repetată periodic pentru toți biții ulteriori utilizați pentru conversie, cu o frecvență condusă de un ceas extern și folosind ca tensiune de intrare diferența de tensiune măsurată de comparator în pasul anterior, stocând de fiecare dată rezultatul în poziția corespunzătoare a SAR. Codul rezultat este o aproximare digitală a eșantionului de intrare analogică și este în cele din urmă emis de DAC la sfârșitul conversiei (EOC).

Matematic, tensiunea de intrare normalizată poate fi exprimată ca V în = xV ref , cu x aparținând intervalului [-1, 1]. Scopul este de a determina valoarea lui x și de a o converti într-un format digital cu o precizie de 1/2 n . Algoritmul funcționează după cum urmează:

  1. Aproximare inițială: x 0 = 0.
  2. I-a aproximări x i = x i-1 - s (x i-1 - x) / 2 i .
    unde, s (x) este funcția de semn (sgn (x)) (+1 pentru x ≥ 0, -1 pentru x <0). În cele ce urmează vom folosi inducția matematică care | x n - x | ≤ 1/2 n .

Conform acestui algoritm, o aproximare succesivă ADC necesită:

  1. O tensiune de intrare V in .
  2. O tensiune de referință V ref pentru normalizarea intrării.
  3. Un DAC care permite ca aproximările i-a x i să fie convertite într-o tensiune analogică.
  4. Un comparator care implementează funcția s (x i - x) prin compararea tensiunii provenite de la DAC cu tensiunea de intrare.
  5. Un registru în care se stochează ieșirea comparatorului și se aplică x i-1 - s (x i-1 - x) / 2 i .

Redistribuire SAR

Convertor digital / analog de scară de încărcare

Una dintre cele mai frecvente implementări ale SAR, și anume SAR de redistribuire a încărcării, folosește un DAC de scalare a încărcării. Acest DAC este compus pur și simplu dintr-o matrice ponderată de condensatori conectați în paralel. Rata de încărcare a fiecărui condensator este utilizată pentru căutarea binară menționată mai sus cu ajutorul unui comparator din DAC și SAR.

Conversia DAC se face în conformitate cu acești patru pași de bază:

  1. Matricea condensatorului este complet descărcată la tensiunea de offset a comparatorului, V OS . Acest pas oferă o compensare automată a offsetului.
  2. Toți condensatorii din interiorul matricei sunt conectați la semnalul de intrare v IN . Sarcina stabilită în acest mod este egală cu capacitățile individuale înmulțite cu tensiunea de intrare, minus tensiunea de offset.
  3. Condensatorii sunt apoi conectați astfel încât această sarcină să fie aplicată la intrarea comparatorului, oferind o tensiune la intrare egală cu - v IN .
  4. Condensatorul asociat cu cel mai semnificativ bit este conectat cu un comutator la V REF , care corespunde întregii scări a ADC. Deoarece matricea este ponderată , în acest fel se formează un divizor capacitiv 1: 1 cu restul matricei și tensiunea la intrarea comparatorului va fi egală cu - v IN plus V REF / 2. Apoi, în funcție de dacă v IN este mai mare sau mai mic decât V REF / 2, comparatorul va returna valoarea 1 sau respectiv 0. Același proces se repetă la fiecare ciclu de ceas pentru fiecare condensator asociat cu un bit, până când tensiunea de intrare a comparatorului coincide cu tensiunea de offset, în limitele rezoluției convertorului.
Simulare pe 3 biți a unui convertor capacitiv A / D

Se utilizează cu circuite analogice non-ideale

Atunci când este implementat ca un circuit analogic, unde valoarea fiecărui bit nu este perfect 2 ^ N (de exemplu 1.1, 2.12, 4.05 etc.), un SAR poate să nu returneze o valoare ideală, deoarece datorită acestei erori algoritmul de căutare binară ar putea elimina o serie de valori pe care intrarea necunoscută le poate lua. În funcție de diferența dintre funcționarea reală și cea ideală, eroarea maximă poate fi egală cu câțiva biți mai puțin semnificativi, mai ales dacă abaterea dintre valoarea reală de 2 ^ N și cea ideală este mare pentru unul sau mai mulți biți. Deoarece valoarea reală a ieșirii nu este cunoscută a priori, pentru a asigura o funcționare corectă este foarte important ca acuratețea circuitului analogic utilizat pentru implementarea unui SAR ADC să fie foarte apropiată de valorile ideale de 2 ^ N.

Beneficii

În acest tip de convertor, timpul de conversie este egal cu perioada de "n" cicluri de ceas pentru un ADC n-bit, deci timpul de conversie este foarte scurt. De exemplu, pentru un ADC de 10 biți cu o frecvență de ceas de 1 MHz, timpul de conversie va fi de 10 * 10 ^ -6, adică doar 10 microsecunde.

Timpul de conversie este constant și independent de amplitudinea semnalului analogic V de la baza A.

Considerații

Acest tip de convertor permite reconstituirea semnalelor cu variații rapide (cum ar fi undele pătrate) fără fenomene de sonerie, tipice ADC-urilor delta-sigma și reprezintă singura alternativă pentru realizarea cardurilor de achiziție de mare viteză (> 200kS / s).

Cu toate acestea, este important să se ia în considerare că rezoluția maximă obținută cu acești convertoare, de obicei 16 biți (cel mult 18), față de cei 24 de biți ai convertoarelor delta-sigma, care sunt adesea o alegere obligatorie atunci când este important să se atingă niveluri ridicate de raport semnal-zgomot [1] .

Viteza mare a convertoarelor SAR este potrivită pentru implementarea tehnicilor avansate de eșantionare și filtrare pentru a obține rate de eșantionare foarte mari și, în același timp, pentru a reduce eroarea de cuantificare și pentru a maximiza raportul semnal-zgomot. Acest tip de arhitectură se numește ADC hibrid, deoarece permite dobândirea la frecvențe tipice unui ADC SAR și, în același timp, menținerea dinamicii semnalului la nivelurile ADC-urilor delta-sigma; o implementare comercială a acestei familii de convertoare este disponibilă pe dispozitivele SIRIUS XHS .

Notă

  1. ^ Ce este un convertor ADC [Ghid complet] | Dewesoft , pe dewesoft.com . Adus la 16 martie 2021 .

Bibliografie

  • RJ Baker, CMOS Circuit Design, Layout and Simulation, Ediția a treia , Wiley-IEEE, 2010. ISBN 978-0-470-88132-3

Elemente conexe

linkuri externe

Adus de la „ https://it.wikipedia.org/w/index.php?title=ADC_ad_following_approximations&oldid=120360032 ”