Podul Sandy

Acest articol sau secțiune ar trebui să fie revizuite și actualizate cât mai curând posibil. Într-adevăr, se pare că acest articol conține informații învechite și / sau învechite. Dacă aveți posibilitatea, să contribuie la actualiza.

Sandy Bridge (cunoscut anterior sub numele de Gesher ) este numele de cod al arhitecturii a zecea generație x86 dezvoltată de Intel pentru microprocesoarele sale, succedând arhitecturii Nehalem a noua generație, sau mai degrabă evoluția sa la 32nm Westmere .

Această arhitectură a debutat pe 9 ianuarie 2011 .

Numele „Gesher” a fost renunțat la 17 aprilie 2007 deoarece era numele unui partid politic israelian ; această nouă arhitectură, de fapt, la fel ca ceea ce s-a întâmplat pentru arhitectura a opta generație care a sosit pe piață la mijlocul anului 2006 și cunoscută sub numele de Intel Core Microarchitecture , este în curs de dezvoltare la centrul Intel situat în Haifa în Israel , spre deosebire de ceea ce s-a întâmplat pentru a 9-a și Arhitecturile de generația a 11-a, Nehalem și respectiv Haswell , s-au dezvoltat la centrul Intel situat în Hillsboro , Oregon , Statele Unite .

Caracteristici tehnice

Schema structurii arhitecturii Sandy Bridge.

Sandy Bridge include procesoare realizate folosind un proces de producție de 32nm și disponibile în diverse versiuni de până la 6 nuclee și care funcționează la frecvențe care ajung la 3,6 GHz (3,9 GHz cu tehnologia Intel Turbo Boost ). Alocarea cache pentru fiecare nucleu este de așteptat să fie de 80 KB pentru L1 (cu un timp de citire de 3 cicluri de ceas), de 256 KB pentru L2 (8 cicluri).

Inițial s-a vorbit și despre un cache L2 de 512 KB și un L3 de 2-3 MB pentru fiecare nucleu (de la 33 de cicluri), pentru un total de 24 MB de cache L3 pentru un procesor cu 8 nuclee. Ulterior s-a știut, totuși, că abordarea cache va rămâne foarte asemănătoare cu cea a arhitecturii Nehalem și, prin urmare, L1 și L2 vor fi accesibile exclusiv pentru fiecare nucleu, în timp ce L3 va fi una simplă partajată și alocată dinamic între toți într-un mod diferit, așadar, de modul în care s-a întâmplat pentru L2 în arhitectura „Core” a Core 2 Duo, unde a fost unic pentru fiecare pereche de nuclee, dar similar cu ceea ce se întâmplă în arhitectura care precedă Sandy Bridge, menționatul Nehalem. De fapt, la fel cum Nehalem a fost inspirat din „Core” -ul anterior prin îmbunătățirea diferitelor aspecte, tot așa și Sandy Bridge va relua mai multe alegeri arhitecturale introduse cu Nehalem rafinat datorită progreselor tehnologice, dar necesită un nou tip de soclu (LGA 1155) ^{[1 ]} .

Pentru varianta cu 4 nuclee, cache-ul L3 este de 6 sau 8 MB partajat între toate nucleele, dar viteza acestuia ar trebui să crească până când atinge un timp de citire de doar 25 de cicluri de ceas față de cele 33 anunțate inițial.

Este evident că este încă prezent controlerul de memorie RAM DDR3 capabil să ofere o lățime de bandă de 64 GB / s, în timp ce cea a interfeței comune de sistem a busului (redenumită în Intel QuickPath Interconnect în momentul lansării arhitecturii Nehalem) va fi de 17 GB / s. Procesoarele bazate pe Sandy Bridge au o putere de procesare de 28 GigaFLOPS pentru fiecare nucleu, obținând astfel până la 112-224 GigaFLOPS pentru fiecare procesor complet (în funcție de 4 sau 8 nuclee), datorită, de asemenea, prezenței tehnologie Multi-Threading simultan , deja introdusă în Nehalem.

Încă o dată (așa cum sa întâmplat deja pentru arhitecturile anterioare „Core” și Nehalem), obiectivul principal este limitarea consumului sau mai degrabă eficiența generală a întregii arhitecturi: performanța este crescută fără a recurge la nucleul mai mare decât cel al procesorelor anterioare și de asemenea, un mod numit „ Dynamic Turbo ” permite procesorului să depășească valoarea maximă așteptată din fabrică atunci când restul sistemului este într-o stare deosebit de „proaspătă”; în acest mod ceasul este crescut cu vârfuri egale cu 37% timp de aproximativ un minut și în medie cu valori de 20% pentru timpi chiar mai lungi. Această caracteristică amintește în multe feluri de tehnologia Intel Turbo Mode introdusă în procesoarele bazate pe Nehalem.

În prezent, este de așteptat ca între diferitele modele ceasul de bază să poată varia de la 1,8 GHz până la 3,4 GHz și datorită tehnologiei Dynamic Turbo, acesta poate fi adus la valori care vor începe de la 3,5 GHz la 4,8. GHz ( deși pentru scurt timp).

Trebuie subliniat faptul că unele caracteristici tehnice furnizate pentru Sandy Bridge sunt similare cu cele proiectate pentru proiectul Keifer , un procesor anunțat în 2006 de Intel și care ar fi trebuit să devină un procesor cu 32 de nuclee în 2010 . Probabil că proiectul în cauză a fost suspendat, dar unele idei de design au fost apoi îmbinate în noua arhitectură, printre acestea ne putem aminti un nou tip de 256-bit „Ring BUS” care ar trebui să interconecteze nucleele.

Compartiment grafic integrat

În ceea ce privește prezența sectorului grafic integrat, care a fost introdus pentru prima dată într-un procesor Intel datorită nucleelor Clarkdale și Arrandale (respectiv pentru sectorul desktop și mobil), totuși, pe baza arhitecturii Nehalem anterioare (într-adevăr pe evoluție la 32 nm, Westmere) și lansat la începutul anului 2010 , unele procesoare bazate pe Sandy Bridge vor vedea, de asemenea, această integrare. Inițial, primele procesoare echipate cu un compartiment grafic integrat ar fi trebuit să aparțină primei generații a arhitecturii Nehalem și să fie realizate folosind un proces de producție de 45 nm ; acestea erau nucleele Auburndale și Havendale . Cu toate acestea, din februarie 2009 Intel a anunțat că a decis să „sărind” acești pași evolutivi în favoarea primelor versiuni de 32nm; oficial această decizie a fost luată exclusiv din considerente de utilitate și nu pentru probleme tehnice legate de producție ^{[ citat ]} .

O caracteristică inovatoare a procesoarelor echipate cu un compartiment grafic, dar bazat pe Sandy Bridge, va sta în metodele de integrare a acestui modul suplimentar; spre deosebire de arhitectura anterioară, acesta va fi integrat în aceeași matriță a procesorului ^[2] și nu într-o matriță externă montată pe același pachet și, în plus, va fi conectat direct la memoria cache L3 care, prin urmare, va fi partajată nu numai între nucleele dar și cu sectorul grafic. Din acest motiv, prin urmare, se poate spune că toate procesoarele bazate pe arhitectura Sandy Bridge vor fi realizate folosind o abordare a Die Monolithic și nu a Die Double ca primele procesoare cu grafică integrată (Clarkdale și Arrandale menționate mai sus).

Inițial, nu existau versiuni dual core ale procesoarelor Sandy Bridge și, prin urmare, sa presupus că pentru prima dată sectorul grafic ar putea fi integrat în procesoare cu 4 nuclee, dar mai târziu, în cursul anului 2010, Intel a vorbit despre consumul de soluții viitoare. am menționat și versiunile dual core ^[3] . Datorită și integrării acestui sector în aceeași matriță a procesorului, consumul ar trebui să fie de 65 W pentru procesoarele dual core (destinate sectorului desktop) și între 65 W și 95 W pentru versiunile quad core ^[3] .

Pentru a face o comparație cu soluțiile anterioare, se poate aminti modul în care procesoarele dual core cu grafică integrată, bazate pe arhitectura Westmere anterioară și cunoscute sub numele de cod Clarkdale, consumă 73 W, în timp ce versiunile cu 4 nuclee fără compartiment grafic cunoscute întrucât Lynnfield intră la 95 W.

Instrucțiuni noi

Sandy Bridge aduce de asemenea câteva instrucțiuni noi (așa cum a făcut întotdeauna Intel chiar și în arhitecturile anterioare), numite Advanced Vector Extension (abreviată cu „ AVX ”), care sunt în esență o evoluție a SSE4 implementată în procesoarele arhitecturii anterioare, Nehalem . Aceste instrucțiuni prevăd introducerea vectorilor de 256 de biți (spre deosebire de cei de 128 de biți utilizați anterior) care permit obținerea unei dublări a vitezei în calculele în virgulă mobilă și îmbunătățirea organizării datelor, făcându-le mai eficientă; în cele din urmă, limita instrucțiunilor cu cel mult 2 operanzi a fost extinsă până la 3 operanzi pentru a utiliza mai eficient registrele CPU interne și pentru a utiliza coduri software mai simple.

Variantele așteptate

Pentru moment este de așteptat pur și simplu ca versiunea MP pentru sistemele multiprocesor să fie lansată în primele luni ale anului 2011 împreună cu versiunea DP, care ar trebui totuși să aibă 6 nuclee.

În iulie 2009 , s-a anunțat că s-a finalizat bandarea ^[2] a versiunii mid-range cu 4 nuclee cu controler grafic integrat. Iată caracteristicile tehnice ale acestei versiuni care ar trebui să ajungă în primul trimestru:

• 225 mm² suprafață (aproximativ 20 mm² pe miez)
• 4 nuclee
• 256 KB de cache L2 pentru fiecare nucleu
• 8 MB de cache L3 partajat între toate nucleele
• Controler de memorie RAM dual channel DDR3-1600 pentru lățime de bandă de 25,6 GB / s
• Compartiment grafic care funcționează între 1 GHz și 1,4 GHz conectat direct la memoria cache L3
• Logica I / O
• BUS Direct Media Interface (DMI) în loc de QPI
• Consum de 65 - 95 W
• Ceas de 3 GHz (până la 3,8 GHz cu tehnologie Dynamic Turbo)

În a doua oară, vor sosi și versiunile mobile care vor sta la baza noii platforme Huron River , moștenitor al Centrino și Centrino 2 istorice, și care promit performanțe cu 20% mai mari decât Calpella anterioară bazată pe arhitectura Nehalem și o dimensiune CPU redusă cu 22%, datorită și integrării într-o singură matriță a celor 2 componente CPU și GPU.

Chipset-uri acceptate

În acest moment, doar numele Cougar Point a fost anunțat ca numele de cod al familiei de chipset - uri care va însoți lansarea platformei Sandy Bridge, dar caracteristicile sale sunt încă slab definite. Ar trebui oferit suport pentru 4 ecrane, dintre care 2 sunt gestionate direct de compartimentul grafic integrat în procesor și alte 2 prin intermediul popularului USB 2.0 BUS; va fi de asemenea acceptat standardul de interconectare DisplayPort cu rezoluții de până la 2560x1600 px și HDMI în versiunea sa 1.3.

Considerații de asociere „Proces de fabricație / arhitectură” Intel

De la introducerea arhitecturii Core , după NetBurst și la mijlocul anului 2006 , Intel și-a declarat intenția de a introduce o nouă arhitectură la fiecare 2 ani, astfel încât să poată ține pasul cu faimoasa lege a lui Moore . Pentru a crește performanța unui procesor, menținând în același timp consumul de energie sub control, este necesar nu numai să-i optimizăm arhitectura, ci și să creăm noi dispozitive cu procese de producție din ce în ce mai rafinate.

Pentru a limita inovațiile tehnologice neprevăzute necesare pentru reînnoirea generațională a procesoarelor sale, începând cu începutul anului 2006 Intel a început să urmeze o strategie numită „ Tick-Tock ”: mai întâi se introduce o nouă tehnologie de producție pe baza unei arhitecturi deja testate ( faza „ Tick ”) și ulterior, când această tehnologie este capabilă să ofere randamente ridicate , este adoptată pentru a produce o nouă arhitectură (faza „ Tock ”).

Primii exponenți ai acestei noi filozofii de proiectare au fost procesoarele Pentium D Presler (care aveau practic aceeași arhitectură cu Smithfield-urile anterioare) cu care a fost introdus procesul de producție de 65 nm (faza „ Tick ”). După testarea noii tehnologii de construcție cu aceste procesoare, Intel a trecut la noua arhitectură Core a Core 2 Duo , produsă întotdeauna la 65 nm (faza „ Tock ”).

În mod similar, între sfârșitul anului 2007 și începutul anului 2008 , Intel a introdus Penryn și procesoarele Wolfdale care au fost , în esență , mor- se contractă din Core 2 Duo, la 45nm ( „Tick“ faza). La sfârșitul anului 2008 , când acest proces de producție se încheia și el, a sosit arhitectura Nehalem (faza „ Tock ”). Evoluția sa Westmere a fost realizată la 32 nm începând cu primele luni ale anului 2010 (faza „Tick”), pentru a testa și această tehnologie având în vedere arhitectura ulterioară a Sandy Bridge, care a fost lansată apoi în 2011 (faza „ Tock ”) . Intenția declarată foarte ambițioasă a Intel a fost de a îmbunătăți raportul performanță / wați cu 300% până la sfârșitul deceniului.

Urmând același principiu, Sandy Bridge a fost apoi urmat de micșorarea la 22 nm Ivy Bridge în 2012 (faza „Tick”), care, prin urmare, a păstrat aceeași arhitectură, dar a introdus un nou proces de fabricație. Noua arhitectură Haswell (faza „ Tock ”) va ajunge și ea în 2013 , a cărei matriță la 14 nm va lua numele de Broadwell (faza „Tick”); acesta din urmă va fi urmat apoi în următorii ani de arhitectura Skylake (faza „ Tock ”) și re-scalarea lui Ice Lake (faza „Tick”).

Această metodologie de dezvoltare, în intențiile Intel, minimizează riscurile inerente adoptării unei noi tehnologii de producție cu o arhitectură complet nouă, permițând proiectanților să se concentreze, la fiecare doi ani, pe rezolvarea unei singure clase de probleme.

Același subiect în detaliu: Intel Tick-Tock .

Alte arhitecturi paralele în dezvoltare

Încă nu există informații despre viitoarele arhitecturi x86 în curs de dezvoltare de către Intel, după Sandy Bridge. În schimb, se știe că arhitectura x86 nu este singura dezvoltată în laboratoarele producătorului american. Pe lângă faimosul IA-64 al Itanium 2 , care se desfășoară de aproape un deceniu și ar trebui să ajungă cel puțin până în 2011 , la sfârșitul anului 2006 Intel a prezentat și proiectul Terascale : este un studiu, care nu ar trebui să aibă implicații comerciale directe, dar care vor servi producătorului pentru a optimiza scalabilitatea CPU - urilor lor pe măsură ce crește numărul de nuclee . În prezent, Terascale este un procesor elementar de 80 de nuclee, care depășește 1 TeraFLOPS de putere de procesare. În același timp, este așteptat pe piață un procesor cu 24 de nuclee pentru procesarea GPGPU , numit Larrabee , pentru 2009 . Cu toate acestea, în ciuda numărului mare de nuclee, nu este încă clar dacă Larrabee este un copil al proiectului Terascale sau dacă este un proiect complet separat.

Succesorul

Continuarea abordării „Tick-Tock” (descrisă mai sus) pentru inovația procesorelor Intel, introdusă în 2006 cu arhitectura „Core” și care va continua apoi cu arhitectura Nehalem în 2008 și cu Sandy Bridge în sine în 2010 este de așteptat, în primul rând, un 22 nm , mor-psihiatru de Sandy Bridge, numit Ivy Bridge , și apoi o nouă arhitectură bazată pe același proces de producție de Ivy Bridge, numit în prezent Haswell .

Harta rutieră

Notă

Elemente conexe

• Lista procesoarelor Intel
• Recenzie: Sandy Bridge - noile procesoare Intel - Analiza performanței pe hardwarezone.it

Alte proiecte

• Wikimedia Commons conține imagini sau alte fișiere despre Sandy Bridge

Portal IT : accesați intrările Wikipedia care se ocupă cu IT