Logica NMOS
Această intrare sau secțiune referitoare la electronică nu menționează sursele necesare sau cei prezenți sunt insuficienți . |
Logica NMOS folosește tranzistoare cu efect de câmp (MOSFET) dopate cu oxid de metal-semiconductor dopate de tip N pentru a implementa logica și alte circuite digitale . Tranzistoarele NMOS au trei moduri de funcționare: în zona de interdicție, în zona triodă și în zona de saturație.
NMOS-urile sunt aranjate în așa-numita „rețea pull-down” (PDN) între ieșirea circuitului logic și tensiunea de intrare negativă, în timp ce un rezistor este plasat între ieșire și tensiunea de intrare pozitivă. Circuitul este conceput astfel încât ieșirea dorită să fie scăzută și, prin urmare, rețeaua PDN este activă, creând astfel un curent între intrare și ieșire.
Să considerăm o poartă logică NOR ca exemplu. Dacă intrarea A este ridicată sau intrarea B este ridicată (nivel logic 1), tranzistorul MOS respectiv acționează ca un rezistor cu rezistență scăzută între intrare și ieșire, împingând ieșirea să fie scăzută (nivel logic 0). Când atât A cât și B sunt mari, ambii tranzistori conduc și creează o cale de rezistență chiar mai mică. Singura dată când ieșirea este ridicată este când ambii tranzistori sunt opriți, ceea ce se întâmplă când atât A cât și B sunt scăzute.
Tabelul adevărului unei porți NOR:
| LA | B. | A NOR B |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Deși logica NMOS este ușor de proiectat și construit (un MOSFET poate funcționa ca un rezistor , deci întregul circuit poate fi format din MOSFET-uri), are unele probleme. Cel mai rău este că, atunci când partea activă a circuitului este activă, curge un curent continuu prin circuit, ceea ce duce la disiparea puterii.
Mai mult, circuitele NMOS trec lent de la scăzut la înalt; când are loc tranziția de la mare la scăzut, tranzistoarele oferă rezistență scăzută și sarcina capacitivă la ieșire se disipează foarte repede. Rezistența dintre ieșire și intrarea de tensiune pozitivă, pe de altă parte, este mult mai mare, ceea ce determină un interval de timp mai lung pentru comutarea joasă-înaltă. Pentru a rezolva problema, puteți utiliza un rezistor cu rezistență mai mică, dar ar genera o disipare mai mare a puterii în schimbul vitezei mai mari.
În plus, intrările logice asimetrice fac circuitele NMOS susceptibile la zgomot .
Aceste dezavantaje sunt motivul pentru care logica NMOS a fost înlocuită de logica CMOS atât în circuitele digitale de mică putere, cât și de mare viteză, cum ar fi microprocesoarele în anii 1980 .
Alte proiecte
-
Wikimedia Commons conține imagini sau alte fișiere pe Logica NMOS
